[科普中國(guó)]-過零比較器

過零比較器被用于檢測(cè)一個(gè)輸入值是否是零。原理是利用比較器對(duì)兩個(gè)輸入電壓進(jìn)行比較。兩個(gè)輸入電壓一個(gè)是參考電壓Vr，一個(gè)是待測(cè)電壓Vu。一般Vr從正相輸入端接入，Vu從反相輸入端接入。根據(jù)比較輸入電壓的結(jié)果輸出正向或反向飽和電壓。當(dāng)參考電壓已知時(shí)就可以得出待測(cè)電壓的測(cè)量結(jié)果，參考電壓為零時(shí)即為過零比較器。

簡(jiǎn)介過零比較器是將集成運(yùn)放的一個(gè)輸入端接地,另一輸入端接輸入電壓進(jìn)行電壓比較的電路,在輸入電壓過零點(diǎn)附近輸出電壓發(fā)生躍變。

用比較器構(gòu)造的過零比較器存在一定的測(cè)量誤差。當(dāng)兩個(gè)輸入端的電壓差與開環(huán)放大倍數(shù)之積小于輸出閾值時(shí)探測(cè)器都會(huì)給出零值。例如，開環(huán)放大倍數(shù)為106，輸出閾值為6v時(shí)若兩輸入級(jí)電壓差小于6微伏探測(cè)器輸出零。這也可以被認(rèn)為是測(cè)量的不確定度。

原理過零比較器就是翻轉(zhuǎn)閾值為零的比較器。無工作區(qū)域之說，比較器實(shí)質(zhì)就是開環(huán)狀態(tài)工作的誤差放大器，以閾值為界，小于閾值則輸出一個(gè)邏輯，大于則輸出與剛才相反的邏輯，達(dá)到區(qū)分比較結(jié)果的目的。至于是不是單值要看是否有遲滯量存在。

當(dāng)輸入信號(hào)Vi為一正弦波時(shí)，Vi每過零一次，比較器的輸出Vo將產(chǎn)生一次電壓跳變，輸入Vi，輸出Vo，經(jīng)RC微分電路后的輸出Vo’如下圖所示：

輸入Vi，輸出Vo，經(jīng)RC微分電路后的輸出Vo’波形圖。

過零比較器特點(diǎn)由于集成運(yùn)放的凈輸入電壓和凈輸入電流均近似為零，從而保護(hù)了輸入級(jí)；

由于集成運(yùn)放并沒有工作到非線性區(qū)，因而在輸入電壓過零時(shí)，其內(nèi)部的晶體管不需要從截止區(qū)逐漸進(jìn)入飽和區(qū)，或從飽和區(qū)逐漸進(jìn)入截止區(qū)，所以提高了輸出電壓的變化速度。

例子電壓比較器是將一個(gè)模擬輸入信號(hào)ui與一個(gè)固定的參考電壓UR進(jìn)行比較和鑒別的電路。
參考電壓為零的比較器稱為零電平比較器。按輸入方式的不同可分為反相輸入和同相輸入兩種零電位比較器，如圖三所示。 左邊反相輸入；右邊同相輸入。

通常用閾值電壓和傳輸特性來描述比較器的工作特性。
閾值電壓(又稱門檻電平)是使比較器輸出電壓發(fā)生跳變時(shí)的輸入電壓值，簡(jiǎn)稱為閾值，用符號(hào)UTH表示。
估算閾值主要應(yīng)抓住輸入信號(hào)使輸出電壓發(fā)生跳變時(shí)的臨界條件。這個(gè)臨界條件是集成運(yùn)放兩個(gè)輸入端的電位相等(兩個(gè)輸入端的電流也視為零)，即U+=U–。對(duì)于圖三左電路，U–=Ui, U+=0, UTH=0。
傳輸特性是比較器的輸出電壓uo與輸入電壓ui在平面直角坐標(biāo)上的關(guān)系。
畫傳輸特性的一般步驟是：先求閾值，再根據(jù)電壓比較器的具體電路，分析在輸入電壓由最低變到最高(正向過程)和輸入電壓由最高到最低(負(fù)向過程)兩種情況下，輸出電壓的變化規(guī)律，然后畫出傳輸特性。

應(yīng)用材料電加工設(shè)備諧波抑制技術(shù)的研究本文1以TMS320F240為核心，設(shè)計(jì)了有源濾波器的數(shù)字控制系統(tǒng)，前端擴(kuò)展了信號(hào)調(diào)理電路和高速AD采樣電路，后端擴(kuò)展了高速DA。利用過零比較器和DSP的捕捉端口實(shí)現(xiàn)了和電網(wǎng)電壓的同步。此外擴(kuò)展了通信端口，串行EEPOM等?；谒O(shè)計(jì)的硬件，設(shè)計(jì)了有源濾波器控制系統(tǒng)所要求的所有軟件，包括諧波檢測(cè)、數(shù)字濾波、電流環(huán)的校正、電壓環(huán)的校正、PWM、錯(cuò)誤處理等。

基于ALTPLL的水聲測(cè)量用相位計(jì)設(shè)計(jì)以ALTERA公司的FPGA為核心，設(shè)計(jì)了一種水聲測(cè)量用高精度的相位計(jì)。相位差的測(cè)量基于過零鑒相法，即利用過零比較器將2路同頻正弦信號(hào)整成脈沖信號(hào)，然后通過測(cè)量?jī)陕访}沖信號(hào)的周期和上升沿之間的時(shí)間差來測(cè)量相位差。本文特色在于2路脈沖信號(hào)上升沿之間的時(shí)間差測(cè)量利用了ALTERA公司FPGA中集成的鎖相環(huán)模塊 ALTPLL，該模塊可以輸出多路具有固定相位偏移的系統(tǒng)時(shí)鐘信號(hào)，時(shí)間差測(cè)量時(shí)實(shí)際使用的時(shí)基信號(hào)為其中上升沿最接近待測(cè)信號(hào)上升沿和下降沿的2路系統(tǒng)時(shí)鐘信號(hào)，從而降低了計(jì)數(shù)法測(cè)量時(shí)間間隔的±1誤差。實(shí)驗(yàn)結(jié)果表明利用該方法可以將水聲測(cè)量領(lǐng)域的相位差測(cè)量不確定度降低到0.1度。2

本詞條內(nèi)容貢獻(xiàn)者為:

劉寶成 - 副教授 - 內(nèi)蒙古民族大學(xué)